根据最新消息，在12月28日举行的IEDM 2023国际电子元件会议上，全球半导体制造领域的领头羊台积电对外发布了其未来十年的发展蓝图。该公司表示，到2030年将实现1纳米制造工艺，以及单一封装超1万亿晶体管的技术目标，展现了其在芯片工艺领域持续推陈出新的决心和能力。
当前，台积电正全力推进3纳米级别的N3系列工艺，这是其最先进的生产工艺之一。N3系列的成功商用将给芯片性能和功效带来显著提升。紧随其后，台积电计划在2025年到2027年期间推出下一代2纳米级别的N2系列工艺，这包括N2和N2P等技术。N2系列工艺的特点是能在单芯片上集成超过1000亿个晶体管，而在单个芯片封装内，晶体管数量将超过5000亿个。这样的晶体管密度将大幅提升芯片的计算能力和效率。
为了实现这一目标，台积电计划投入大量资源，使用包括极紫外光刻(EUV)、新型通道材料、金属氧化物ESL、自对齐线弹性空间以及经过优化的低K铜填充技术等一系列新材料和新技术。此外，该公司也将结合CoWoS（Chip on Wafer on Substrate）、InFO（Integrated Fan-Out）和SoIC（System on Integrated Chips）等一系列封装技术来优化芯片性能。
台积电更远大的愿景位于1.4纳米的A14工艺，和1纳米级别的A10工艺，其命名方式与对手Intel的A20、A18工艺不谋而合，但技术指标显得更为迎头赶上。在1nm A10工艺节点上，台积电计划在2030年前后实现量产，届时单个芯片将集成超过2000亿个晶体管，而在单个封装上的晶体管数量将突破1万亿个，相比之下N2工艺的数量将翻一番。
这一消息表明，台积电与Intel之间在半导体领域的竞争将持续加剧，两家公司都设置了2030年实现单封装1万亿晶体管的目标。在当前市场上，晶体管数量最多的单芯片产品为NVIDIA的GH100，拥有800亿个晶体管。而在多芯片封装实力方面，各种GPU计算芯片领先，例如：Intel的Ponte Vecchio GPU Max拥有超过1000亿个晶体管，AMD的Instinct MI300A和MI300X分别拥有1460亿和1530亿个晶体管。
台积电的这一纲领性发展规划，不仅凸显了公司对未来半导体行业发展趋势的准确把握，也显示出其在芯片微缩工艺和集成技术上的持续领先和创新。对于全球半导体行业而言，台积电给出的这份路线图无疑提供了新的发展方向和挑战。随着半导体技术不断突破，未来人工智能、物联网以及各类高端计算需求预期将得到更为充分的支持，进一步推动世界各行各业的数字化转型和创新发展。
