6月20日消息，Intel官方宣布，其最新的Intel 3工艺（相当于3nm级别）已经投入大规模量产。该工艺将主要用于至强6 Sierra Forest能效核版本和Granite Ridge性能核版本，预计下半年陆续登场。然而，此次发布的Intel 3工艺并不会应用于酷睿处理器系列。作为现有Intel 4工艺的升级版，Intel 3带来了更高的晶体管密度和性能表现，并支持1.2V电压的超高性能应用。更为重要的是，这一工艺不仅用于自家产品，还首次开放对外代工，计划在未来多年内持续迭代更新。
Intel 3工艺主要定位于需要高性能的数据中心市场，重点升级内容包括改进设计的晶体管、更低晶体管通孔电阻的供电电路以及与客户的联合优化等等。该工艺还支持0.6V以下的低电压和1.3V以上的高电压，以实现最大的负载。为了在性能和密度之间取得最优平衡，Intel在这款新工艺中同时使用了240nm高性能库和210nm高密度库的组合——相比之下，Intel 4工艺仅拥有高性能库。
在定制化方面，客户可以根据需求在三种不同的金属堆栈层数中进行选择：14层堆栈具有最低的成本，18层堆栈在性能和成本之间取得均衡，而21层堆栈则提供了最高的性能。此外，Intel 3工艺的极紫外光刻技术（EUV）的应用更加娴熟，并在更多生产工序中引入了EUV。最终，Intel保证新工艺在同等功耗和晶体管密度的条件下，相比Intel 4可带来最高18％的性能提升。
此前，Intel还表示，Intel 3工艺相比Intel 4工艺逻辑缩微缩小了约10％（这可以理解为晶体管尺寸），每瓦性能（即能效）则提升了17％。不过在关键尺寸方面，Intel 3和Intel 4基本一致：接触孔多晶硅栅极间距（CPP）为50nm，鳍片间距和M0间距均为30nm。此外，库高度 x CPP的面积除了12K，还有新增的10.5K版本，这也是为了优化性能和成本之间的平衡。
进一步地，Intel 3工艺还将推出各具特色的升级版本，分别针对不同的应用领域进行优化。例如，Intel 3-T版本将重点引入采用硅通孔（TSV）技术，以优化3D堆叠；Intel 3-E版本则扩展了更多功能，包括1.2V原生电压、深N阱、长通道模拟设备以及射频等，可应用于生产芯片组和存储芯片。此外，Intel 3-PT版本在3-E的基础上增加了9微米间距的硅通孔以及混合键合，预计性能提升至少5%，并且使用更加简便，可用于AI、HPC芯片以及通用计算芯片。
总体来看，Intel 3工艺的发布不仅展示了Intel在半导体技术领域的持续创新力，更表明了其深耕数据中心市场的决心。未来，随着不同版本的逐步推出，Intel 3工艺势必将在更多领域中占据一席之地，推动高性能计算技术不断向前发展。
